package hardcaml-yosys

You can search for identifiers within the package.

in-package search v0.2.0

package hardcaml-yosys

hardcaml-yosys
- HardCamlYosys
  - Cell
  - Import
    
    I
    
    S
  - Io
  - Lvt
    
    Cfg
    
    Make
    
    C
    
    Rd
    
    Wr
    
    Make_wren
    
    C
    
    Rd
    
    Wr
    
    Multiport_regs
    
    C
    
    Rd
    
    Wr
    
    Rd
    
    Wr
  - Techlib
    
    Proof
    
    Cells
    
    I
    
    O
    
    P
    
    W
    
    Make
    
    C
    
    I
    
    O
    
    P
    
    W
    
    Simlib
    
    Adff
    
    I
    
    O
    
    P
    
    W
    
    Concat
    
    I
    
    O
    
    P
    
    W
    
    Dff
    
    I
    
    O
    
    P
    
    W
    
    Dffe
    
    I
    
    O
    
    P
    
    W
    
    Dffsr
    
    I
    
    O
    
    P
    
    W
    
    Fa
    
    I
    
    O
    
    P
    
    W
    
    Lcu
    
    I
    
    O
    
    P
    
    W
    
    Lut
    
    I
    
    O
    
    P
    
    W
    
    Mem
    
    I
    
    O
    
    P
    
    W
    
    Memrd
    
    I
    
    O
    
    P
    
    W
    
    Memwr
    
    I
    
    O
    
    P
    
    W
    
    Mux
    
    I
    
    O
    
    P
    
    W
    
    Op1
    
    I
    
    O
    
    P
    
    W
    
    Op2
    
    I
    
    O
    
    P
    
    W
    
    Pmux
    
    I
    
    O
    
    P
    
    W
    
    Slice
    
    I
    
    O
    
    P
    
    W
    
    Wrapper
    
    I
    
    O
    
    P
  - Yosys_atd_j
  - Yosys_atd_t

Legend:
Library
Module
Module type
Parameter
Class
Class type

module type Cfg = sig ... end

module Wr : sig ... end

module Rd : sig ... end

type mode = [

| `async_rbw
| `async_wbr
| `sync_rbw
| `sync_wbr

]

val is_async : mode -> bool

val is_sync : mode -> bool

val is_rbw : mode -> bool

val is_wbr : mode -> bool

type wr_port = {

wr : HardCaml.Signal.Comb.t Wr.t;
wspec : HardCaml.Signal.Types.register;

}

type rd_port = {

rd : HardCaml.Signal.Comb.t Rd.t;
rspec : HardCaml.Signal.Types.register;
mode : mode;

}

module Multiport_regs (C : Cfg) : sig ... end

module Make (C : Cfg) : sig ... end

module Make_wren (C : Cfg) : sig ... end